Первые в мире процессоры по технологии 7 нм представила AMD

8 Ноября 10:08
Владимир Смирнов
AMD представила 64-ядерные процессоры Epyc Rome и графические ускорители Radeon Instinct MI60 и MI50, выпущенные с нормами 7 нм. Благодаря сотрудничеству с TSMC, компания первой на рынке x86 намерена перейти в «клуб 7 нм».

Компания AMD представила серверные 64-ядерные процессоры Epyc Rome на базе архитектуры Zen 2 с нормами технологического процесса 7 нм, и с новой многокристальной компоновкой Chiplet Design.

Это первые в мире процессоры с архитектурой x86, выпускаемые с нормами 7 нм. До этого в сентябре 2018 г. первые мобильные процессоры A12 Bionic по этому техпроцессу были представлены компанией Apple. Но это была архитектура ARM

Компания не только первой заявила о переводе своих серверных процессоров на самый прецизионный на сегодняшний день техпроцесс, но также смогла удвоить число вычислительных ядер на один чип. В случае использования чипов Rome совместно с материнскими платами под два процессора, такая платформа обеспечит 128 вычислительных ядер и 256 вычислительных потоков.

Уже в 2019 г. AMD намерена перевести все свои процессорные линейки на архитектуру Zen 2 с нормами 7 нм. Сейчас, по данным компании, уже начаты поставки первых образцов процессоров Epyc поколения Rome на базе этой архитектуры ключевым заказчикам.

AMD также представила первые в мире графические ускорители Radeon Instinct MI60 и MI50, выполненные с соблюдением норм техпроцесса 7 нм, и предназначенные для работы в составе оборудования для дата-центров.

Новинки стали первыми ускорителями компании, оснащенными новой шиной PCI Express 4.0. Начало массовых поставок обоих моделей обещано до конца 2018 г.

Удвоенное число вычислительных ядер процессоров Epyc Rome стало возможно благодаря применению многокристальной компоновки под названием Chiplet Design, где восемь вычислительных модулей («чиплетов») по восемь вычислительных ядер и 16 вычислительных потоков каждый симметрично размещены по сторонам от модуля I/O с контроллерами и интерфейсами.

Для коммуникаций между вычислительными блоками с ядрами x86 и интерфейсным модулем служит высокоскоростная внутренняя шина Infinity Fabric. За счет того, модуль I/O производится с нормами 14 нм, его размеры получились непропорционально большими относительно вычислительных блоков, выполненных с соблюдением норм 7 нм.

Удвоенный блок вычислений с плавающей запятой стал 256-битным, число исполняемых команд за один такт, по данным компании, увеличено на 52%. В AMD ожидают, что общая производительность серверов на разъем будет удвоена, а производительность в задачах с плавающей запятой вырастет в четыре раза.

Каждый процессор Epyc Rome обеспечивает поддержку восьми каналов памяти DDR4 общей емкостью до 4 ГБ на сокет. Новые серверные 64-ядерные процессоры Epyc Rome получат поддержку до 128 линий шины PCIe 4.0 на разъем. Для чипов Epyc Rome также заявлена полная обратная совместимость с нынешними платформенными решениями Epyc Naples, и – более того, с будущими процессорами AMD Milan на базе микроархитектуры Zen 3.

Новые графические ускорители Radeon Instinct MI60 и MI50, предназначенные для обработки сложных задач, в том числе, с искусственным интеллектом, выполнены на базе первых в мире графических процессоров на базе улучшенной архитектуры Vega с нормами 7 нм.

Чип флагманского ускорителя, Vega 20, по данным компании, содержит 13,28 млрд транзисторов при габаритах 331 кв. мм. Чип Vega 10 содержит 12,5 млрд транзисторов.

Графический ускоритель Radeon Instinct MI60 с 4096 потоковыми процессорами на частоте до 1800 МГц оснащен памятью HBM2 емкостью 32 ГБ с пропускной способностью шины 1 ТБ/с, ускоритель Radeon Instinct MI50 с 3840 потоковыми процессорам при частоте до 1746 МГц оснащается 16 ГБ аналогичной памяти. Термопакет обоих решений, по данным AMD, не превышает 300 Вт.

Для ускорителей Instinct MI60 и MI50 заявлена поддержка интерфейса PCIe 4.0 x16, однако также есть поддержка двух линий шины Infinity Fabric через внешнюю шину PCIe. Благодаря обмену данными между картами со скоростью до 200 ГБ/с есть возможность объединить из в вычислительные блоки количеством до четырех карт.

Для ускорителя MI60 заявлена производительность до 7,4 Тфлопс, при 64-битных вычислениях с плавающей запятой (FP64) и до 14,7 Тфлопс в режиме FP32, для ускорителя MI50 заявлена производительностью до 6,7 Тфлопс и 13,4 Тфлопс, соответственно.

По материалам Digital Data, Cnews

Комментарии:

НОВЫЕ СТАТЬИ

Облачный рынок Украины, обзор 2017-2018 гг.
По материалам IDC 15 Ноября 10:25
SAP перекупила Qualtrics накануне IPO за $8 млрд
Владимир Смирнов 13 Ноября 10:00
Открой меня
Обязательно поучаствуйте: ×